reg-ncat.h File Reference

This graph shows which files directly or indirectly include this file:

Go to the source code of this file.

Macros
#define	SUNXI_CPUXCFG_BASE   (0x08100000)
#define	SUNXI_CCU_BASE   (0x02001000)
#define	SUNXI_TIMER_BASE   (0x02050000)
#define	SUNXI_CCM_BASE   (0x02001000)
#define	SUNXI_PIO_BASE   (0x02000000)
#define	SUNXI_SPC_BASE   (0x02000800)
#define	SUNXI_SYSCRL_BASE   (0x03000000)
#define	SUNXI_DMA_BASE   (0x03002000)
#define	SUNXI_SID_BASE   (0x03006000)
#define	SUNXI_SID_SRAM_BASE   (0x03006200)
#define	SUNXI_WDOG_BASE   (0x020500A0)
#define	SUNXI_CE_BASE   (0x03040000)
#define	SUNXI_SS_BASE   SUNXI_CE_BASE
#define	SUNXI_SMC_BASE   (0x03007000)
#define	SUNXI_SMHC0_BASE   (0x04020000)
#define	SUNXI_SMHC1_BASE   (0x04021000)
#define	SUNXI_SMHC2_BASE   (0x04022000)
#define	SUNXI_UART0_BASE   (0x02500000)
#define	SUNXI_UART1_BASE   (0x02500400)
#define	SUNXI_UART2_BASE   (0x02500800)
#define	SUNXI_UART3_BASE   (0x02500C00)
#define	SUNXI_TWI0_BASE   (0x02502000)
#define	SUNXI_TWI1_BASE   (0x02502400)
#define	SUNXI_GIC_BASE   (0x03020000)
#define	SUNXI_USB0_BASE   (0x04100000)
#define	SUNXI_SPI0_BASE   (0x04025000)
#define	SUNXI_SPI1_BASE   (0x04026000)
#define	SUNXI_SPIF_BASE   (0x04f00000)
#define	SUNXI_GPADC_BASE   (0x02009000)
#define	SUNXI_LRADC_BASE   (0x02009800)
#define	SUNXI_KEYADC_BASE   SUNXI_LRADC_BASE
#define	SUNXI_RTC_BASE   (0x07090000)
#define	SUNXI_AUDIO_CODEC   (0x02030000)
#define	SUNXI_CPUS_CFG_BASE   (0x07000400)
#define	SUNXI_RCPUCFG_BASE   (SUNXI_CPUS_CFG_BASE)
#define	SUNXI_RPRCM_BASE   (0x07010000)
#define	SUNXI_RPWM_BASE   (0x07020c00)
#define	SUNXI_RPIO_BASE   (0x07022000)
#define	SUNXI_R_PIO_BASE   SUNXI_RPIO_BASE
#define	SUNXI_RTWI_BASE   (0x07020800)
#define	SUNXI_RRSB_BASE   (0x07083000)
#define	SUNXI_RSB_BASE   SUNXI_RRSB_BASE
#define	SUNXI_RTWI_BRG_REG   (SUNXI_RPRCM_BASE + 0x019c)
#define	SUNXI_RTWI0_RST_BIT   (16)
#define	SUNXI_RTWI0_GATING_BIT   (0)
#define	SUNXI_RST_BIT   (16)
#define	SUNXI_GATING_BIT   (0)
#define	SUNXI_RTC_DATA_BASE   (SUNXI_RTC_BASE + 0x100)
#define	AUDIO_CODEC_BIAS_REG   (SUNXI_AUDIO_CODEC + 0x320)
#define	AUDIO_POWER_REG   (SUNXI_AUDIO_CODEC + 0x348)
#define	SUNXI_VER_REG   (SUNXI_SYSCRL_BASE + 0x24)
#define	RES_CAL_CTRL_REG   (SUNXI_RPRCM_BASE + 0X310)
#define	ANA_PWR_RST_REG   (SUNXI_RPRCM_BASE + 0X254)
#define	VDD_ADDA_OFF_GATING   (9)
#define	CAL_ANA_EN   (1)
#define	CAL_EN   (0)
#define	RVBARADDR0_L   (SUNXI_CPUXCFG_BASE + 0x40)
#define	RVBARADDR0_H   (SUNXI_CPUXCFG_BASE + 0x44)
#define	SRAM_CONTRL_REG0   (SUNXI_SYSCRL_BASE + 0x0)
#define	SRAM_CONTRL_REG1   (SUNXI_SYSCRL_BASE + 0x4)
#define	FORCE_DETECTER_OUTPUT   (1 << 7)
#define	VCCIO_THRESHOLD_VOLTAGE_2_5   (0 << 4)
#define	VCCIO_THRESHOLD_VOLTAGE_2_6   (1 << 4)
#define	VCCIO_THRESHOLD_VOLTAGE_2_7   (2 << 4)
#define	VCCIO_THRESHOLD_VOLTAGE_2_8   (3 << 4)
#define	VCCIO_THRESHOLD_VOLTAGE_2_9   (4 << 4)
#define	VCCIO_THRESHOLD_VOLTAGE_3_0   (5 << 4)
#define	VCCIO_DET_BYPASS_EN   (1 << 0)
#define	AW_IRQ_USB_OTG   61
#define	AW_IRQ_USB_EHCI0   62
#define	AW_IRQ_USB_OHCI0   63
#define	AW_IRQ_DMA   82
#define	AW_IRQ_TIMER0   91
#define	AW_IRQ_TIMER1   92
#define	AW_IRQ_NMI   168
#define	GIC_IRQ_NUM   223

Macro Definition Documentation

ANA_PWR_RST_REG

#define ANA_PWR_RST_REG   (SUNXI_RPRCM_BASE + 0X254)

AUDIO_CODEC_BIAS_REG

#define AUDIO_CODEC_BIAS_REG   (SUNXI_AUDIO_CODEC + 0x320)

AUDIO_POWER_REG

#define AUDIO_POWER_REG   (SUNXI_AUDIO_CODEC + 0x348)

AW_IRQ_DMA

#define AW_IRQ_DMA   82

AW_IRQ_NMI

#define AW_IRQ_NMI   168

AW_IRQ_TIMER0

#define AW_IRQ_TIMER0   91

AW_IRQ_TIMER1

#define AW_IRQ_TIMER1   92

AW_IRQ_USB_EHCI0

#define AW_IRQ_USB_EHCI0   62

AW_IRQ_USB_OHCI0

#define AW_IRQ_USB_OHCI0   63

AW_IRQ_USB_OTG

#define AW_IRQ_USB_OTG   61

CAL_ANA_EN

#define CAL_ANA_EN   (1)

CAL_EN

#define CAL_EN   (0)

FORCE_DETECTER_OUTPUT

#define FORCE_DETECTER_OUTPUT   (1 << 7)

GIC_IRQ_NUM

#define GIC_IRQ_NUM   223

RES_CAL_CTRL_REG

#define RES_CAL_CTRL_REG   (SUNXI_RPRCM_BASE + 0X310)

RVBARADDR0_H

#define RVBARADDR0_H   (SUNXI_CPUXCFG_BASE + 0x44)

RVBARADDR0_L

#define RVBARADDR0_L   (SUNXI_CPUXCFG_BASE + 0x40)

SRAM_CONTRL_REG0

#define SRAM_CONTRL_REG0   (SUNXI_SYSCRL_BASE + 0x0)

SRAM_CONTRL_REG1

#define SRAM_CONTRL_REG1   (SUNXI_SYSCRL_BASE + 0x4)

SUNXI_AUDIO_CODEC

#define SUNXI_AUDIO_CODEC   (0x02030000)

SUNXI_CCM_BASE

#define SUNXI_CCM_BASE   (0x02001000)

SUNXI_CCU_BASE

#define SUNXI_CCU_BASE   (0x02001000)

SUNXI_CE_BASE

#define SUNXI_CE_BASE   (0x03040000)

SUNXI_CPUS_CFG_BASE

#define SUNXI_CPUS_CFG_BASE   (0x07000400)

SUNXI_CPUXCFG_BASE

#define SUNXI_CPUXCFG_BASE   (0x08100000)

SUNXI_DMA_BASE

#define SUNXI_DMA_BASE   (0x03002000)

SUNXI_GATING_BIT

#define SUNXI_GATING_BIT   (0)

SUNXI_GIC_BASE

#define SUNXI_GIC_BASE   (0x03020000)

SUNXI_GPADC_BASE

#define SUNXI_GPADC_BASE   (0x02009000)

SUNXI_KEYADC_BASE

#define SUNXI_KEYADC_BASE   SUNXI_LRADC_BASE

SUNXI_LRADC_BASE

#define SUNXI_LRADC_BASE   (0x02009800)

SUNXI_PIO_BASE

#define SUNXI_PIO_BASE   (0x02000000)

SUNXI_R_PIO_BASE

#define SUNXI_R_PIO_BASE   SUNXI_RPIO_BASE

SUNXI_RCPUCFG_BASE

#define SUNXI_RCPUCFG_BASE   (SUNXI_CPUS_CFG_BASE)

SUNXI_RPIO_BASE

#define SUNXI_RPIO_BASE   (0x07022000)

SUNXI_RPRCM_BASE

#define SUNXI_RPRCM_BASE   (0x07010000)

SUNXI_RPWM_BASE

#define SUNXI_RPWM_BASE   (0x07020c00)

SUNXI_RRSB_BASE

#define SUNXI_RRSB_BASE   (0x07083000)

SUNXI_RSB_BASE

#define SUNXI_RSB_BASE   SUNXI_RRSB_BASE

SUNXI_RST_BIT

#define SUNXI_RST_BIT   (16)

SUNXI_RTC_BASE

#define SUNXI_RTC_BASE   (0x07090000)

SUNXI_RTC_DATA_BASE

#define SUNXI_RTC_DATA_BASE   (SUNXI_RTC_BASE + 0x100)

SUNXI_RTWI0_GATING_BIT

#define SUNXI_RTWI0_GATING_BIT   (0)

SUNXI_RTWI0_RST_BIT

#define SUNXI_RTWI0_RST_BIT   (16)

SUNXI_RTWI_BASE

#define SUNXI_RTWI_BASE   (0x07020800)

SUNXI_RTWI_BRG_REG

#define SUNXI_RTWI_BRG_REG   (SUNXI_RPRCM_BASE + 0x019c)

SUNXI_SID_BASE

#define SUNXI_SID_BASE   (0x03006000)

SUNXI_SID_SRAM_BASE

#define SUNXI_SID_SRAM_BASE   (0x03006200)

SUNXI_SMC_BASE

#define SUNXI_SMC_BASE   (0x03007000)

SUNXI_SMHC0_BASE

#define SUNXI_SMHC0_BASE   (0x04020000)

SUNXI_SMHC1_BASE

#define SUNXI_SMHC1_BASE   (0x04021000)

SUNXI_SMHC2_BASE

#define SUNXI_SMHC2_BASE   (0x04022000)

SUNXI_SPC_BASE

#define SUNXI_SPC_BASE   (0x02000800)

SUNXI_SPI0_BASE

#define SUNXI_SPI0_BASE   (0x04025000)

SUNXI_SPI1_BASE

#define SUNXI_SPI1_BASE   (0x04026000)

SUNXI_SPIF_BASE

#define SUNXI_SPIF_BASE   (0x04f00000)

SUNXI_SS_BASE

#define SUNXI_SS_BASE   SUNXI_CE_BASE

SUNXI_SYSCRL_BASE

#define SUNXI_SYSCRL_BASE   (0x03000000)

SUNXI_TIMER_BASE

#define SUNXI_TIMER_BASE   (0x02050000)

SUNXI_TWI0_BASE

#define SUNXI_TWI0_BASE   (0x02502000)

SUNXI_TWI1_BASE

#define SUNXI_TWI1_BASE   (0x02502400)

SUNXI_UART0_BASE

#define SUNXI_UART0_BASE   (0x02500000)

SUNXI_UART1_BASE

#define SUNXI_UART1_BASE   (0x02500400)

SUNXI_UART2_BASE

#define SUNXI_UART2_BASE   (0x02500800)

SUNXI_UART3_BASE

#define SUNXI_UART3_BASE   (0x02500C00)

SUNXI_USB0_BASE

#define SUNXI_USB0_BASE   (0x04100000)

SUNXI_VER_REG

#define SUNXI_VER_REG   (SUNXI_SYSCRL_BASE + 0x24)

SUNXI_WDOG_BASE

#define SUNXI_WDOG_BASE   (0x020500A0)

VCCIO_DET_BYPASS_EN

#define VCCIO_DET_BYPASS_EN   (1 << 0)

VCCIO_THRESHOLD_VOLTAGE_2_5

#define VCCIO_THRESHOLD_VOLTAGE_2_5   (0 << 4)

VCCIO_THRESHOLD_VOLTAGE_2_6

#define VCCIO_THRESHOLD_VOLTAGE_2_6   (1 << 4)

VCCIO_THRESHOLD_VOLTAGE_2_7

#define VCCIO_THRESHOLD_VOLTAGE_2_7   (2 << 4)

VCCIO_THRESHOLD_VOLTAGE_2_8

#define VCCIO_THRESHOLD_VOLTAGE_2_8   (3 << 4)

VCCIO_THRESHOLD_VOLTAGE_2_9

#define VCCIO_THRESHOLD_VOLTAGE_2_9   (4 << 4)

VCCIO_THRESHOLD_VOLTAGE_3_0

#define VCCIO_THRESHOLD_VOLTAGE_3_0   (5 << 4)

VDD_ADDA_OFF_GATING

#define VDD_ADDA_OFF_GATING   (9)